尽管，全部以指数值规律性增长的曲线图在物理意义上都为不可持续发展的，摩尔定律正因如此。
但是，大家却一直想方设法地去持续摩尔定律，为何明知道不可为而为之？这其实代表了人类一种理想主义者，这类理想化或信念通常让人类超过本身，制造出出乎意料的科技和文明行为。
也许就是大家相信了摩尔定律的可持续，进而所带来的信念促进了集成电路五十多年的高速发展。摩尔定律刚明确提出时，我觉得克分子自己也不相信在不上芝麻粒大小的一mm²，能够集成化超出一百万只以上晶体管。
今日，在指甲盖大小的处理芯片上，集成的晶体管总数超过100亿，还可以再多吗？结果仍然是肯定的。
但是，伴随着处理芯片特征尺寸日益迈向完美（3nm~1nm），集成电路中晶体管的尺寸缩微慢慢贴近硅原子的物理极限。1nm的总宽中只可容下2个硅原子晶格常数（a=0.5nm）,换句话说，在光伏电池中，3个硅原子并列排列的总宽就达到了1nm。
下一步，集成电路技术性会走向何方呢？在本文中，您或许能找到自己的回答。
一、更多晶体管
当代科技的进步要以集成电路为根基。集成电路持续发展的最直接的目标就是在单位面积内或是单位体积内集成化更多晶体管。因而，集成电路的第一个发展前景便是集成化更多晶体管。
- 单位面积内更多晶体管
在单位面积内集成化更多晶体管那就需要将晶体管做出来的还小，几十年来，在摩尔定律的推动下，晶体管的特征尺寸从mm级到微米级再从纳米，规格变小了百万倍。今日，在一mm²内可集成化超出上亿的晶体管，处理芯片里的晶体管总数已经达到了百亿元数量级。
在单位面积内集成化更多晶体管
那样，晶体管能小到什么程度呢？大概受2个因素的牵制，一个是晶体管内最小的构造总宽，另一个是晶体管本身所占的面积。
晶体管的最小的构造总宽在22nm以前，一般是栅压总宽，被称作特征尺寸。伴随着晶体管面积的日益变小，特征尺寸和厂家的取名慢慢脱轨，而栅压总宽也不再是晶体管的最小构造总宽，比如在FinFET中，Fin的总宽一般是低于栅压宽度的，在GAA层叠纳米片晶体管中，纳米片厚度也是需要低于栅压宽度的。
因而，各种Foundry不会再以栅压总宽做为晶体管的特征尺寸，其工艺节点成为一个代称，并不和某一特定总宽相匹配，但依旧是有之物理意义的。主要表现在晶体管面积的变小，在同样的总面积内可集成化更多晶体管。
比如，苹果公司A13处理芯片选用7nm工艺制程，里有85亿次晶体管，其总面积为94.48mm²，在1mm²可集成化8997万只晶体管：0.8997亿/mm^2。苹果公司A14处理芯片选用5nm工艺制程，里有118亿次晶体管，其总面积为88mm²，在1mm²可集成化1.34亿次晶体管：1.34亿/mm^2
两者的晶体管均值总面积比例为1.49，假如严格执行7:5的比率为1.4，其平方米为1.96，看得出，相较于7纳米芯片，5纳米芯片做到了标准偏差的76%。也是intel一直认为其他Foundry厂家里的取名有水分的缘故。
从平面图晶体管到FinFET到GAA，晶体管尺寸持续变小，构造逐步完善，是为了在单位面积内集成化更多晶体管。
- 单位体积内更多晶体管
但在单位体积内集成化更多晶体管，除开能将晶体管做出来的还小以外，还因为多了一个维度空间，因此可以将晶体管层叠下去。
在单位体积内集成化更多晶体管
怎样进行晶体管的层叠呢？
大概两种方法，第一种便是在圆晶上根据特殊工艺将晶体管立即制成多层的；另外一种就是和传统手工艺同样的方式在单晶硅片上制造一层晶体管，再将好几个圆晶层叠下去，圆晶中间根据TSV联接。
有关第一种方式，目前有许多科学研究，比如将NMOS层叠在PMOS上，进而节约一半的总面积，使晶体管相对密度提高一倍。其难点在于上层的晶体管并没有高密度的硅底材作为支撑，难以制作出高质量晶体管，此外，现阶段的技术性也只能适用双层层叠。
第二种方式现阶段运用热火朝天，一般被称作先进封装技术性（Advanced Packaging）。
先进封装又称为HDAP密度高的先进封装，现阶段受关注度很高，技术性迅速发展，圆晶间互联的TSV相对密度愈来愈高，而且本质上不会受到层叠叠加层数限制，最先进的技术现阶段掌握在Foundry手上。
但是，如今Foundry厂慢慢没把其作为封装技术来看待，而将其视作晶圆制造的一个关键步骤，比如TSMC，则在产品系列种把它界定为3D Fabric。
理论上讲，XYZ三个维度并没实质不一样，因而，增加一个层面，其集成的晶体管总数可能不计其数倍地提升，也被很多人都认为摩尔定律可持续发展的重要原因。
在集成电路中，晶体管做为最小的作用企业，大家可以称之为作用体细胞。在单位体积内集成化更多作用体细胞，即提高系统的作用相对密度。
从历史看来，在所有的人工合成系统中，作用相对密度都在不断地提高，虽然不同的历史阶段提升的有快有慢，但人类文明发展的进程中不容易停滞不前。
二、
拓展硅元素
尽管化合物半导体近期比较热门，但集成电路中，硅目前还是占据着肯定的主流部位。因而，芯片制造商一直尝试将化合物半导体运用在传统硅晶圆上，进而合理利用目前网络资源并制造出更多的经济收益。
- 硅基氮化镓技术性
通过在300毫米的硅晶圆上集成化氮化镓基（GaN-based）电力电子器件与硅基CMOS，完成了更高效的电子电源。这为CPU给予低损耗、快速电磁能传送造就了标准，与此同时也减少了电脑主板部件时间与空间。
氮化镓半导体元器件关键可以分为GaN-on-Si（硅基氮化镓）、GaN-on-SiC（炭化硅基氮化镓），GaN-on-sapphire（蓝色宝石基氮化镓）等几种圆晶。
因为成本和技术性等多种因素，硅基氮化镓变成了现阶段半导体市场流行。
intel在300毫米的硅晶圆上初次集成化氮化镓基（GaN-based）电力电子器件，此科学研究验证了300mm加工工艺适配可行性分析，更兼容高电压运用，增强了作用，提高了规模性生产制造概率。
全球如今大约有上亿美元的投资都是在300mm硅晶圆机器设备、生态体系上，必须把这些灵活运用下去，那样原材料成本才可以降低。
除此之外，tsmc现阶段选用的也是GaN-on-Si（硅基氮化镓）技术性。
- 新式铁电体原材料
另一项技术是运用新式铁电体原材料做为下一代内嵌式DRAM技术的行得通计划方案。这项新技术可提供更加大内存资源和低时延阅读能力，用以处理从人工智能技术到大数据处理等运用所面临的日益复杂的问题。
新式铁电存储器，选用新的技术完成了2纳秒的读写速度和高于10的12三次方的读写周期，其性能和使用寿命都远高于已有的储存器。
铁电存储器可以和传统CMOS加工工艺融合，用于做为从L1 Cache到DRMA间的内层。
拓展硅元素，在半导体元器件和运行内存增益值行业提高硅基半导体材料性能，现阶段已经取得了很不错的进度。大家还在不断地努力探索其他的方法去拓展硅元素。
三、探索量子领域
因为物理学隧穿，电子器件能够穿越重生绝缘物，这将导致元器件功能失效。我们逐渐找寻一种新式晶体管，能够进一步提高将来集成电路性能，做为传统式晶体管的代替品。目前有许多科学研究，但还没有引领者能够替代硅MOSFET。
科研人员列出了一系列MOSFET代替品，包含隧道施工场效晶体管TFET，纳米碳管场效晶体管，单原子晶体管。
- 隧道施工场效晶体管
隧道施工场效晶体管（TFET-Tunnel Field Effect Transistor），和传统MOSFET晶体管基本原理不一样，在TFET中源极和漏极夹杂不一样。它应用物理学隧穿，栅压和源极间的工作电压取决于正电荷自由电子能否“隧穿”根据源极和漏极中间的能量能隙，及其电流量是不是很有可能流动性。
依据量子理论，有一些电子器件纵然显著缺乏足够的动能来越过动能能隙，他们也可以做到这一点，这便是量子科技隧穿。
在隧道施工场效晶体管中，2个小槽被一个动能能隙分离。在第一个小槽中，一大群电子器件在静静等待着，晶体管没有被激话，当增加工作电压时，电子器件便会根据动能能隙而且移进第二个小槽体，与此同时激话晶体管。TFET结构类型类似传统式晶体管，但电源开关层面利用了物理学隧穿，既节能环保又便捷。
根据降低动能能隙的幅度，提高并通过量子效应将成为可能，因而，电子器件越过能隙所需的动能会大大减少，晶体管的耗能也会因此而明显下滑。运用量子科技隧穿研发出隧道施工场效晶体管有希望将芯片的耗能减少到百分之一（1/100）。
- 纳米碳管场效晶体管
纳米碳管场效晶体管（CNFET-Carbon Nanotube Field Effect Transistor）
在CNFET中，源极和漏极间的断面由纳米碳管构成，其口径有且只有1–3 nm, 代表着其作为晶体管的断面更容易被栅操纵。因而, 纳米碳管晶体管比传统硅基晶体管在占比减缩里的发展潜力会更大。
纳米碳管具备超高的室内温度载流子迁移率和饱和状态速率，常温下，纳米碳管中载流子迁移率大约为硅的100倍, 饱和状态速率约是硅的4倍。在相同断面长短下, 载流子迁移率越大，饱和状态速率越大，速率越来越快，并且能够提升能量的利用率。
纳米碳管晶体管具有极低工作电压驱动的发展潜力，进而在功耗低方面具有极大优点，在断面原材料的选择中, 纳米碳管断面同时具备了纯天然小尺寸、更强尺寸减缩潜力和功耗低等主要因素。
- 单原子晶体管
单原子晶体管（Single-Atom Transistor），在这样的晶体管中，操纵电级挪动一个原子，该分子能够联接两边间的细微空隙，从而使得电流量可以流动性。正常情况下，它工作原理就像一个有两个稳定状态的电磁阀。
在单原子晶体管中，根据源极和栅压间的工作电压挪动单独分子，进而关掉或开启源极和漏极间的电源电路。
在仅有单一金属原子宽度的间隙间创建微小的金属材料接触点，完成现阶段晶体管所可以达到的最小极限值。在这里间隙根据电机控制单脉冲挪动单独分子，进行电源电路合闭，将该分子移除间隙，线路被断开。
从而完成世界上最小晶体管在插上电源前提下单独分子的可控可逆性健身运动。
单原子晶体管由金属材料组成，没有半导体器件，需要工作电压非常低，耗能也非常低。据悉，单原子晶体管的能源消耗将仅有传统式硅基晶体管的万分之一（1/10000）。
和传统量子科技电子元器件不一样，单原子晶体管不用在靠近绝对零度的超低温前提工作中，它能够在常温下工作中，那对未来应用是一个决定性的优点。
